更快、更强、更小，AI让HBM「卷」出新高度?
因为人工智能减速器、图形处置器跟高机能盘算利用顺序需要量连续激增，高带宽内存（HBM）的销量正在飙升。人工智能海潮激发的资源市场对年夜言语模子生态的投入使HBM经常处于断货状况，由于HBM是创立年夜模子所需数据的首选贮存器。而且，为了晋升机能而打造的多层高密度结构以及SRAM（静态随机存取存储器）面对的限度都将市场对HBM的需要推到了更高的维度。Rambus高等副总裁兼硅IP总司理Matt Jones表现：“跟着人工智能练习模子的一直扩展，对硬件层面的机能请求也在一直进步，这就请求内存的翻新处理计划，为了确保人工智能的连续增加跟提高，业界必需持续战胜内存带宽跟容量方面的阻碍。”这种势头很年夜水平上由进步封装推进，在很多情形下，进步封装能够供给比体系级芯片SoC更高效的数据门路。日月光半导体（ASE）投资者关联主管Ken Hsiang在近来的财报德律风集会上表现：“前沿封装正处于暴发的前夕，无论是人工智能、收集仍是其余正在研发的产物，对进步的互连技巧的需要十分激烈。”HBM与进步封装高度符合。三星半导体副总裁兼DRAM产物计划主管Indong Kim在近来的一次报告中表现：“HBM定制将迎来一波年夜海潮，人工智能基本设备的开展须要极高的效力跟扩大才能，咱们与重要客户分歧以为，实用于人工智能产物的定制化HBM将是要害的一步。功率，机能跟面积（power, performance and area，简称PPA）是人工智能处理计划的要害，定制将在PPA方面供给主要代价。”从前，经济效益重大地限度了HBM被普遍采取。 硅中介层（帮助高低层节点停止信息交流）价钱昂贵，而在前道工序（FEOL）的存储单位之间处置大批硅通孔 (TSV，穿透硅晶圆或芯片的垂直互连技巧) 同样本钱昂扬。日月光半导体的工程跟技巧营销高等总监曹破宏表现：“跟着高机能盘算、人工智能跟呆板进修带来的需要增添，中介层的尺寸也明显增添，高本钱是其面对的重要毛病。”固然这限度了它在民众市场的吸引力，但对本钱不太敏感的利用（如数据核心）仍表示出微弱的市场需要。HBM的带宽是任何其余存储技巧无奈比较的，硅中介层的2.5D集成曾经成为现实上的尺度。但客户是贪心的，他们永久在寻求更好的机能，这就是为什么HBM制作商在一直改良凸块资料跟成型资料，实现从8层到12层及16层DRAM的奔腾，从而可能以闪电般的速率处置数据。HBM4的数据处置速率将在HBM3E的基本上有很年夜的晋升，而实现这一目的的重要战略是将数据线的数目从HBM3的1024条增添到2048条。在寰球市场中，有三家重要的公司出产HBM内存模块，即美光、三星跟SK海力士。固然他们都应用TSV跟微凸点技巧（在集成电路封装进程顶用于实现芯片间互连的微型衔接点），将DRAM客栈跟配套装备集成到进步的封装中，但每家公司采取的方式略有差别。三星跟美光在每个凸块层都参加了非导电薄膜（NCF，该薄膜是一种聚合物资料，用于使芯片相互绝缘并维护衔接点免受撞击）及热压键合（TCB，焊接工艺，将芯片与基板牢固在一同）技巧。而SK海力士则持续采取倒装芯片年夜范围回流工艺的模塑底部添补（MR-MUF）计划，该工艺能够将客栈密封在高导电性成型资料中。HBM的垂直衔接是应用铜TSV跟重叠DRAM芯片之间的缩放微凸块来实现的，下部缓冲器及逻辑芯片为每个DRAM供给数据门路。产物的牢靠性成绩很年夜水平上取决于回流、粘接跟模具反磨进程中的热机器应力，而辨认潜伏成绩须要测试低温任务寿命（HTOL）、温度湿度偏向（THB）跟温度轮回，能够经由过程采取预处置、无偏湿度跟压力测试（uHAST）来断定各层之间的粘附程度。别的，还须要停止其余测试，以确保临时应用中不会呈现微凸块短路、金属桥接或芯片跟微凸点之间的接口分层等成绩。混杂键合是替换HBM4代产物微凸块的一种抉择，但条件是满意产量目的。另一项正在研发的技巧是3D DRAM，其参考3D NAND闪存技巧，将存储单位停止翻转。三星的Kim表现：“3D DRAM重叠将年夜年夜下降功耗跟占用的面积，同时打消来自中介层的机能阻碍，内存把持器从SoC移到基本裸片（晶圆经由切割测试后不经由封装的芯片）将为人工智能供给更多的逻辑空间。咱们深信定制HBM将实现机能跟效力双双晋升，严密集成的内存跟代工才能将为年夜范围安排供给更快上市及更优质的产物。这里的总体趋向是将逻辑组件挪动到更凑近内存的处所，以便在内存中或内存邻近履行更多的处置，而不是将数据挪动到一个或多个处置元素。但从体系计划的角度来看，要实现技巧的落地还面对良多艰苦。Lam Research高等封装技巧总监cheping Lee表现：“这是一个冲动民气的时辰，人工智能如斯炽热，HBM能够贮存所有，各家存储器制作商都在分秒必争地率老师产下一代HBM。”对于下一代产物HBM4， JEDEC（固态技巧协会）正忙于制订这些模块的尺度。同时，JEDEC将HBM3E尺度的最年夜内存模块厚度从720mm扩大到775mm，这依然实用于40μm厚的芯片。HBM尺度断定了每针传输速度、每个客栈的最年夜芯片数目、最年夜封装容量（单元为GB）跟带宽等参数。尺度的设置使得计划跟流程得以简化，从而辅助HBM产物以更快的速率进入市场，现阶段为每两年停止一次产物的迭代。行将推出的HBM4尺度将界说24Gb跟32Gb层，以及4层、8层、12层跟16层高TSV客栈。HBM的退化史：对工艺跟带宽的极致寻求高带宽内存的开展能够追溯到2008年，最初的研发愿景是经由过程这款产物处理盘算内存面对的功耗跟占用面积增添的成绩。三星电子的Sungmock Ha及其共事表现：“事先，作为最高频段DRAM的GDDR5，其带宽被限度在28GB/s（7Gbps/引脚 x 32个输入/输出端口）。”而HBM Gen2的呈现使技巧实现严重的晋升，经由过程将输入/输出端口的数目增至1024个，在不下降频率的情形下，胜利实现了307.2GB/s的带宽冲破。从HBM2E开端，厂商经由过程采取17nm高K金属栅工艺（ 应用高K介质资料取代惯例栅，能够无效处理多晶栅极耗尽成绩），到达每引脚3.6Gbps，带宽460.8GB/s。而现在HBM3新推出了每引脚6.4Gbps的传输速度，实现8到12个芯片重叠，与上一代比拟带宽进步了约2倍。这只是故事的一局部，HBM还始终在向处置技巧聚拢，以进步机能。年夜范围回流焊是最成熟跟最廉价的焊接计划。Amkor的工程跟技巧营销副总裁Curtis Zwenger表现：“年夜少数情形下，都市采取年夜范围回流焊技巧，由于装备装置的资源付出很年夜，但后续的出产本钱绝对较低。这项技巧为将芯片与高端模块衔接到封装基板上供给了一种经济实惠且高效的方法。不外，跟着对机能的需要一直晋升，以及异构集成（指将多个差别工艺节点独自制作的芯片封装到一个封装外部，以加强功效性跟进步机能）模块跟高等基板处理计划空间的日益扩展，其招致的成果是异构集成跟基板的翘曲水平加剧。而热压技巧跟R-LAB（反向激光帮助键合）作为传统年夜范围回流焊的工艺进级，能够更好地处置翘曲成绩。”微凸块金属化工艺经由过程优化后，能够进步牢靠性。假如微凸块与焊盘之间的衔接采取传统的回流工艺，而且此中含有助焊剂跟底部添补资料，则添补的缝隙跟残余的助焊剂残留可能招致凸块之间夹带的构成。为懂得决这些成绩，预涂非导电薄膜（NFC）被普遍采取，其能够在一步键合工艺中代替助焊剂、添补资料跟键合步调，而且不会发生夹带。三星每一代产物都市增添NCF资料的厚度，NCF实质上是一种环氧树脂，含有固化剂跟其余增加剂。这项技巧带来良多利益，特殊是在更高的叠层上，由于业界正在尽力加重芯片裸片变薄带来的芯片裸片翘曲成绩，而其优化的点在于完整添补凸点四周的底部添补区（为凸点供给缓冲），使焊料活动，防止缝隙发生。SK海力士从HBM2E产物开端，就将年夜范围回流模塑底部添补技巧改为NCF-TCB。其导电模具资料是与资料供给商配合开辟的，可能应用专有的打针工艺，这一技巧使得SK海力士实现杰出的晶体管结温把持。HBM中的DRAM客栈被放置在缓冲芯片上，因为各家公司都在尽力将更多的逻辑利用到这一基本芯片上以下降功耗，同时还将每个DRAM内核与处置器衔接起来，使缓冲芯片的功效在一直增添。每个芯片都被挑拣出来并放置在载体晶圆上，而后回流焊，最后重叠成型，经由反面研磨、干净跟切割等工序打造生产品。台积电跟SK海力士发布，晶圆代工场以后将向内存制作商供给基本芯片。新思科技研发总监Sutirtha Kabir表现：“逻辑存储器一直是市场存眷的核心，只管这个范畴在此前就曾经被研讨过。但每一种处理计划都将在电力跟热能方面面对挑衅，这两者是亲密相干的。直接影响是热应力（因为温度变更惹起资料外部或外部发生的应力），这不只范围于组装层级，对全部体系都市发生影响。因为可能会应用混杂键合或许细间距键合技巧，热成绩对机器应力的影响更值得探索。”别的，基本逻辑发生的热量也会在逻辑芯片跟DRAM芯片之间的接口处发生热机器应力。因为HBM模块的地位凑近处置器，来自逻辑芯片的热量弗成防止地传导到存储器内。SK海力士的高等技巧司理Younsoo Kim表现：“咱们的数据表现，主机芯片温度每降低2℃，HBM的温度至少会降低5-10℃。”NCF-TCB工艺同样面对挑衅。在低温高压下产生的热压键合会招致2.5D组装呈现成绩，比方突出与底层镍垫之间的金属桥接或界面分层。别的，TCB自身的产量也绝对较低。对任何多芯片重叠而言，翘曲成绩与名义资料的收缩系数（TCE）不婚配有关，在加工跟应用进程中，这会招致温度轮回发生应力。应力平日会合在一些要害部位，比方在基本裸片跟第一个内存芯片之间，以及微凸块层级。产物的仿真模子能够辅助处理这些成绩，但也有局部成绩只有在现实产物利用中才干充足表现其带来的影响。人工智能利用的运转依附于对DRAM芯片、TSV、集成基础逻辑功效的芯片跟多达100个去耦电容器的胜利组装跟封装。与图形处置器、CPU或其余范例处置器的联合是一个精细计划的组装工程，须要全部组件实现无机符合，以构成高产且牢靠的体系。跟着行业从HBM3过渡到HBM4，制作高机能DRAM客栈的工艺只会变得愈加庞杂。不外，供给商跟芯片制作商也在存眷更低本钱的替换品，以进一步进步这些高速跟弗成或缺的内存芯片客栈的被市场采取。本文由雷峰网(大众号：雷峰网)编译自：https://semiengineering.com/hbm-options-increase-as-ai-demand-soars/雷峰网原创文章，未经受权制止转载。概况见转载须知。]article_adlist-->
申明：新浪网独家稿件，未经受权制止转载。 -->
